Analog Devices Inc. ADP5003低雜訊μPMU降壓穩壓器
Analog Devices ADP5003低雜訊μPMU降壓穩壓器整合高電壓降壓穩壓器和超低雜訊低壓降 (LDO) 穩壓器，採用小巧的LFCSP封裝，可提供低雜訊、高效率、經過調節的電源供應。ADP5003的降壓穩壓器和LDO能在高達3A的高輸出電流下運作。LDO可有效率地運作，具有低餘裕電壓，同時維持高電源拒斥。ADP5003整合降壓穩壓器和超低雜訊LDO的設計，可改善系統效率與散熱效能，適合為高速資料轉換器和射頻收發器應用供電。
特點
- 低雜訊的DC供電系統
- 高效率降壓，適用於初級轉換
- 高PSRR、低雜訊LDO穩壓器可去除切換漣波
- 自適應LDO穩壓器餘裕控制選項，可在全負載範圍內達到最佳效率和PSRR
- 3A、低雜訊降壓穩壓器
- 寬廣的輸入電壓範圍：4.2V至15V
- 可設定輸出電壓範圍：0.6V至5.0V
- 0.3MHz至2.5MHz內部振盪器
- 0.3MHz至2.5MHz SYNC頻率範圍
- 3A、低雜訊、NFET LDO穩壓器（主動濾波器）
- 寬廣的輸入電壓範圍：0.65V至5V
- 可設定輸出電壓範圍：0.6V至3.3V
- 差分負載點遠端感測
- 3μ Vrms輸出雜訊（獨立於輸出電壓）
- PSRR >50dB（高達100kHz時），3A下有400mV餘裕
- 超快速瞬態回應
- 電力良好輸出
- 降壓穩壓器與LDO均具備精準的啟用輸入
- 效率
- ~90% (12V≥3.4V≥3.3V/1A)
- ~82% (12V≥1.4V≥1.3V/1A)
- 輸出準確度：±1.5%，遠端感測
- -40°C至+125°C作業接點溫度範圍
- 32導線 5mm × 5mm LFCSP
應用
- 低雜訊的電源，適用於高速類比轉數位轉換器 (ADC) 及數位轉類比轉換器 (DAC) 設計
- 為射頻捷變收發器及時脈IC供電
方塊圖
影片
發佈日期: 2018-04-13
| 更新日期: 2023-01-24