GS8342D09BD-350I

Name: GSI Technology GS8342D09BD-350I
Brand: GSI Technology
SKU: 464-GS8342D09BD-350I
Price: 524.6 HKD
Availability: OutOfStock

影像僅供參考
請參閱產品規格

Mouser 編號：

464-GS8342D09BD-350I

製造商編號：

GS8342D09BD-350I

製造商：

GSI Technology

說明：

SRAM 1.8 or 1.5V 4M x 9 36M

規格書:

GS8342D09BD-350I 規格書 (PDF)

ECAD模型:

下載免費的庫載入器，為ECAD工具轉換此文件。瞭解更多關於 ECAD 型號的資訊。

更多資訊

瞭解更多關於GSI Technology GS8342D09BD-350I的資訊

供貨情況

庫存：: 暫無庫存

發生意外錯誤了。請稍後再試。
工廠前置作業時間：: 請聯系洽詢價格和交期

輸入數量：

最少： 1 多個： 1

單價:

HK$-.--

總價:

HK$-.--

估計關稅:

此產品免費航運

Pricing (HKD)

數量	單價	總價
	HK$524.60	HK$524.60
	HK$484.40	HK$4,844.00
	HK$468.54	HK$14,056.20
	HK$456.70	HK$27,402.00
	HK$436.56	HK$45,838.80
255	報價

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

商品屬性	屬性值	選擇屬性
製造商:	GSI Technology
產品類型:	SRAM
存儲容量:	36 Mbit
組織:	4 M x 9
最高時鐘頻率:	350 MHz
接口類型:	Parallel
電源電壓 - 最大值:	1.9 V
電源電壓 - 最小值:	1.7 V
電源電流 - 最大值:	675 mA
最低工作溫度:	- 40 C
最高工作溫度:	+ 85 C
安裝風格:	SMD/SMT
封裝/外殼:	BGA-165
封裝:	Tray
品牌:	GSI Technology
存儲類型:	DDR
濕度敏感:	Yes
產品類型:	SRAM
系列:	GS8342D09BD
原廠包裝數量:	15
子類別:	Memory & Data Storage
公司名稱:	SigmaQuad-II
類型:	SigmaQuad-II

找到產品:

若要顯示類似商品，請選取至少一個核選方塊

至少選中以上一個核取方塊以顯示在此類別中類似的產品。

所選屬性: 0

篩選文檔:

規格書

GS8342D09BD-350I 規格書 (PDF)

此功能需要啟用JavaScript。

CNHTS:: 8542319090
CAHTS:: 8542320041
USHTS:: 8542320041
JPHTS:: 854232029
KRHTS:: 8542321020
TARIC:: 8542324500
MXHTS:: 8542320201
ECCN:: 3A991.b.2.b

SigmaQuad-II SRAMs

GSI Technology SigmaQuad-II SRAMs feature built-in compliance with the SigmaQuad-II SRAM pinout standard for Separate I/O synchronous SRAMs. The SigmaQuad-II are 301,989,888-bit (288Mb) SRAMs. The GS82582D18/36GE SigmaQuad SRAMs are just one element in a family of low power, low voltage HSTL I/O SRAMs designed to operate at the speeds needed to implement economical high performance networking systems.

Quad SRAMs

GSI Technology Quad SRAMs combine capacity and performance with the ability to transfer four beats of data (two beats per data bus) in a single clock cycle. SigmaQuad SRAMs are synchronous memories with separate read and write data buses with unequaled transaction rates by competitors.